AMD新款4纳米Strix Point移动处理器透视图及注释揭秘

AMD 新款 4 纳米"Strix Point"移动处理器的首张芯片照片浮出水面，这要归功于中国社交媒体上的一位发烧友。"Strix Point"的芯片尺寸明显大于"Phoenix"。它的尺寸为 12.06 毫米 x 18.71 毫米（长 x 宽），而"Phoenix"的尺寸为 9.06 毫米 x 15.01 毫米。芯片尺寸的增加主要来自于更大的 CPU、iGPU 和 NPU。工艺从"Phoenix"及其衍生产品"Hawk Point"的台积电 N4 改进为较新的台积电 N4P 节点。

Nemez (GPUsAreMagic)详细注释了裸片截图。CPU 现在有 12 个核心，分布在两个 CCX 上，其中一个包含 4 个"Zen 5"核心，共享 16 MB 三级缓存；另一个包含 8 个"Zen 5c"核心，共享 8 MB 三级缓存。这两个 CCX 通过 Infinity Fabric 与芯片的其他部分相连。相当大的 iGPU 位于芯片的中央区域。它基于 RDNA 3.5 图形架构，拥有 8 个工作组处理器 (WGP)，或 16 个计算单元 (CU)，价值 1,024 个流处理器。其他关键组件包括 4 个渲染后端（16 个 ROP）和控制逻辑。GPU 有自己的 2 MB 二级缓存，用于缓冲向 Infinity Fabric 的传输。

与 iGPU 略有不同的是其关联组件--媒体引擎和显示引擎。媒体引擎为 h.264、h.265 和 AV1 以及几种传统视频格式的编码和解码提供硬件加速。显示引擎负责将 iGPU 的帧输出编码为各种连接器格式（如 DisplayPort、eDP、HDMI），包括硬件加速显示流压缩；而显示物理层器件则处理连接器的物理层。

NPU 是"Strix Point"的第三个主要逻辑组件。AMD 的第二代 NPU 明显大于"Phoenix"中的 NPU。它基于更先进的 XDNA 2 架构，包含 32 个人工智能引擎瓦片，可与自己的高速本地内存和与 Infinity Fabric 接口的控制逻辑对话。该 NPU 的设计满足并超越了 Microsoft Copilot+ 的硬件要求，可提供 50 TOPS 的吞吐量。

内存控制器支持双通道（160 位）DDR5（本机 DDR5-5600）和 128 位 LPDDR5（速度高达 LPDDR5-7500）。Nemez 指出，"Phoenix 2"和"Phoenix"芯片上也有这种 SRAM 缓存，但"Raphael"和"Dragon Range"中的 cIOD 内存控制器上没有。

"Strix Point"芯片的 PCIe 根复合体比"Phoenix"小，而"Phoenix"的根复合体又比"Cezanne"小。在过去的三代产品中，AMD 一直在将 PCIe 通道数减少 4 个。"Cezanne"具有 24 条 PCIe Gen 3 通道（x16 PEG + x4 NVMe + x4 芯片组总线或 GPP）；而"Phoenix"则将其缩短为 20 条 PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 芯片组总线或 GPP + x4 配置为 USB4）。较新的"Strix Point"则将其进一步缩减至 16 条 PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 配置为 USB4 或 GPP）。

减少 PCIe 通道背后的理念是，"Strix Point"旨在与"Lunar Lake"对决，后者也只有 x4 的 PEG/GPP 通道，而当"Arrow Lake-H"和"Arrow Lake-HX"最终面世时，它们将遭遇 AMD 的"Fire Range"芯片，后者拥有 28 条 PCIe Gen 5 接口，甚至可以与最快的独立移动 GPU 配对。